blob: c11324dc50d8136e9524438be88d05b6aa6f56df (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
|
Просто мультиплексор
Требуется при помощи языка Verilog спроектировать мультиплексор 4-х 64-битных
шин проводов.
Имя модуля должно быть mux64_4_2.
Входы модуля: 64-битные шины проводов y0, y1, y2, y3 и 2-х битная шина проводов
x, которая выбирает одну из шин y по ее номеру.
Выход модуля: 64-битная шина z.
При проектировании модуля можно использовать стандартные функциональные
элементы, такие как not, or и and, и композицию модулей. Другие конструкции и
выражения языка Verilog использовать запрещается. Файл с описанием модуля
должен содержать не более 35 строк.
|
