aboutsummaryrefslogtreecommitdiffstats
path: root/questions/1-a.txt
blob: 5bfff0ea9973177c62105a754c33185332f09270 (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
Просто модуль

Требуется при помощи языка Verilog спроектировать модуль, который реализует две
булевых функции от переменных x1, x2 и x3, заданные своими столбцами значений:
z1 = (10011101) и z2 = (00010111).

Имя модуля должно быть m_a.

Входы модуля: три провода x1, x2 и x3.

Выходы модуля: два провода z1 и z2.

При проектировании модуля можно использовать только стандартные функциональные
элементы, такие как not, or и and. Другие конструкции и выражения языка Verilog
использовать запрещается.

ИЗ ПЕРЕПИСКИ В ТЕЛЕГРАМЕ:
"Спасибо за информацию. Посмотрел, действительно, есть ошибка. В первой задаче
z1 = (01101101). Пожалуйста, учитывайте это исправление при решении задачи."